반도체커스텀레이아웃산업기사 · 2014

반도체커스텀레이아웃산업기사 (2014-09-20)

총 80문항

정답과 해설은 문제지에 없어요. CBT에서 확인할 수 있어요.

  1. 1.원자번호 14인 Si 원자의 최외각(M각) 전자는 몇 개인가?

    1. ①2
    2. ②4
    3. ③8
    4. ④10

  2. 2.p형 반도체를 만드는 불순물이 아닌 것은?

    1. ①인듐(In)
    2. ②갈륨(Ga)
    3. ③비소(As)
    4. ④붕소(B)

  3. 3.전계효과 트랜지스터의 전극이 아닌 것은?

    1. ①게이트(Gate)
    2. ②소스(Source)
    3. ③드레인(Drain)
    4. ④채널(Channel)

  4. 4.NPN 트랜지스터에서 베이스 영역의 소수 캐리어, 즉 전자의 이동 방법으로 가장 적합한 것은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①확산 작용에 의한다.
    2. ②주입 현상에 의한다.
    3. ③드리프트 운동에 의한다.
    4. ④접합의 바이어스 접합에 의한다.

  5. 5.일정한 온도 하에서 N형 반도체의 도너 불순물 농도를 증가시키면 페르미 준위는?

    1. ①금지대 중앙으로 접근한다.
    2. ②전도대로 접근한다.
    3. ③금지대 중앙에 위치한다.
    4. ④가전자대로 접근한다.

  6. 6.페르미 준위가Ef이고, 장벽 에너지를 Eb라고 할 때일 함수 ø는? (단, Eb: 장벽 에너지) (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①ø= Eb - Ef
    2. ②ø= Ef × Eb
    3. ③ø= Ef / Eb
    4. ④ø= Ef - Eb

  7. 7.바이어스를 인가한 증폭용 npn 트랜지스터의 컬렉터 접합면에 흐르는 주된 전류는?

    1. ①베이스 전류가 흐른다.
    2. ②드리프트 전류가 흐른다.
    3. ③확산 전류가 흐른다.
    4. ④정공 전류가 흐른다.

  8. 8.PN 접합 제조 방법이 아닌 것은?

    1. ①성장 접합(grown junction)
    2. ②합금 접합(alloyed junction)
    3. ③결정 접합(crystal junction)
    4. ④확산 접합(diffused junction)

  9. 9.PN 접합의 두 가지 역방향 항복 기구의 조합으로 옳은 것은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①제너 항복 - 낮은 전압, 애벌런치 항복 - 높은 전압
    2. ②제너 항복 - 높은 전압, 애벌런치 항복 - 낮은 전압
    3. ③제너 항복 - 낮은 전압, 애벌런치 항복 - 낮은 전압
    4. ④제너 항복 - 높은 전압, 애벌런치 항복 - 높은 전압

  10. 10.디지털 집적회로에서 가장 일반적으로 사용되는 금속-절연체-반도체의 구조를 갖는 트랜지스터는?

    1. ①쌍극성 접합 트랜지스터
    2. ②쇼트키 접합 트랜지스터
    3. ③MIM 트랜지스터
    4. ④MIS 트랜지스터

  11. 11.P형과 N형 반도체에서 다수반송자(Carrier)를 옳게 나타 낸 것은?

    1. ①P형: 전자, N형: 전자
    2. ②P형: 정공, N형: 정공
    3. ③P형: 정공, N형: 전자
    4. ④P형: 전자, N형: 정공

  12. 12.PN 접합 다이오드의 전기적 특성인 정류 특성(rectification)이란?

    1. ①전류를 일정 크기 이상으로는 흐르지 못하게 하는 것이다.
    2. ②전압의 크기에 관계없이 일정한 크기의 전류를 흐르게 하는 것이다.
    3. ③한 방향으로는 전류가 잘 흐르나, 반대 방향으로는 흐르지 모하게 하는 것이다.
    4. ④시간이 흐름에 따라, 전류의 크기가 비례적으로 감소하면서 흐르게 하는 것이다.

  13. 13.이미터 접지 전류 증폭률이100일 때 베이스 접지 전류 증폭률은 약 얼마인가?

    1. ①1.5
    2. ②1.3
    3. ③0.99
    4. ④0.95

  14. 14.금속에 빛을 비추면 금속의 표면에서 전자가 튀어나오는 현상을 무엇인가?

    1. ①열진동 효과(Thermal Vibration Effect)
    2. ②광전 효과(Photo Electric Effect)
    3. ③지벡 효과(Seebeck Effect)
    4. ④홀 효과(Hall Effect)

  15. 15.전계에 의해 전자가 이동(drift)하게 되는데, 이 때의 평균 속도를 이동속도(drift velocity)라고 한다. 다음 중 이동속도를 나타내는 수식으로 옳은 것은? (단, μ는 이동도, E는 전계 세기)

    1. ①
    2. ②
    3. ③
    4. ④

  16. 16.역방향 바이어스 전압에 의해서 전류가 흐르는 다이오드로서 정전압 회로에 사용되는 것은?

    1. ①정류 다이오드
    2. ②가변용량 다이오드
    3. ③터널 다이오드
    4. ④제너 다이오드

  17. 17.실리콘(Si) 및 게르마늄(Ge)의 결합 구조는? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①공유 결합
    2. ②이온 결합
    3. ③수소 결합
    4. ④금속 결합

  18. 18.전계효과 트랜지스터(Field Effect Transistor)의 특징으로 거리가 먼 것은?

    1. ①고속 스위칭이 가능하다.
    2. ②축적시간이 짧다.
    3. ③온도계수를 0으로 할 수 있다.
    4. ④입력 임피던스가매우 낮다.

  19. 19.PN 접합이 순방향 바이어스일 때 동작으로 옳은 것은?

    1. ①P형 반도체의 정공만 N형 반도체로 이동한다.
    2. ②전류가 흐르지 않는다.
    3. ③두 반도체의 다수캐리어가 서로 상대편 영역으로 이동한다.
    4. ④N형 반도체의 전자만 P형 반도체로 이동한다.

  20. 20.어떤 금속과 반도체 사이에 형성된 전위장벽 또는 PN접합 정류기의 전하주입으로 인한 속도감소 요소를 제외한 정류기로서의 높고 두꺼운 장벽을 가리키는 용어는?

    1. ①바디 효과(Body effect)
    2. ②항복전압 효과(Breakdown voltage effect)
    3. ③접합 효과(Junction effect)
    4. ④쇼트키 장벽(Schottky barrier)

  21. 21.다음 중 시미트 트리거 회로에 대한 설명으로 적합하지 않은 것은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①외부 클록 펄스가 필요하다.
    2. ②출력으로 구형파를 얻을 수 있다.
    3. ③입력신호의 잡음 제거 목적으로도 입력단에 사용된다.
    4. ④기본적인 시미트 트리거 회로는 기준전압을 가변할 수 있는 것을 제외하고는 비교기와 동일하다.

  22. 22.다음 그림의 변조도는 약 몇 [%] 인가? (단, A=10[V], B=5[V], C=2.5[V]이다.)

    1. ①10[%]
    2. ②33[%]
    3. ③66[%]
    4. ④80[%]

  23. 23.하틀레이(Hartley) 발진기에서 궤환 요소는?

    1. ①코일
    2. ②용량
    3. ③저항
    4. ④용량+코일

  24. 24.다음 연산증폭기 회로의 전체 이득(VO/VS)은 몇 [dB] 인가?

    1. ①10[dB]
    2. ②20[dB]
    3. ③30[dB]
    4. ④40[dB]

  25. 25.RC 결합 증폭기에서 저주파 특성을 제한하는 주 요소로 가장 적합한 것은?

    1. ①극간용량
    2. ②분포용량
    3. ③전류이득
    4. ④입출력 결합용량

  26. 26.다음 정전압 장치의 출력전압은 몇 [V]인가? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①5[V]
    2. ②7.5[V]
    3. ③10[V]
    4. ④12.5[V]

  27. 27.어떤 증폭기의 중간영역 전압이득이 500이고 입력 RC 회로의 하한 임계 주파수가 500[kHz]이다. 주파수 500[kHz]에서 전압 이득은 약 얼마인가?

    1. ①250
    2. ②70.7
    3. ③350
    4. ④707

  28. 28.무부하 출력 전압이 24[V]인 전원장치에 부하 연결 시 출력전압이 22[V]이면 전압 변동률은 약 몇 [%] 인가?

    1. ①5[%]
    2. ②7[%]
    3. ③9[%]
    4. ④10[%]

  29. 29.변압기의 2차 코일에 중간탭을 사용하는 정류회로는?

    1. ①반파정류회로
    2. ②전파정류회로
    3. ③브리지정류회로
    4. ④배전압정류회로

  30. 30.NPN 트랜지스터가 활성 영역에서 증폭기로 정상 동작을 위한 바이어스 인가 방법은? (단, B, E, C는 각 각 베이스, 이미터, 컬렉터 이다.)

    1. ①B에 대하여 E는 -, C는 +
    2. ②B에 대하여 E는 +, C는 -
    3. ③E에 대하여 B는 -, C는 +
    4. ④E에 대하여 B는 +, C는 -

  31. 31.상온의 진성반도체에 전압을 인가했을 때 나타나는 현상으로 가장 적합한 것은?

    1. ①전자와 정공은 모두 양(+) 전극으로 이동한다.
    2. ②전자와 정공은 모두 음(-) 전극으로 이동한다.
    3. ③전자는 양(+)전극으로 이동하고, 정공은 음(-)전극으로 이동한다.
    4. ④정공은 양(+)전극으로 이동하고, 전자는 음(-)전극으로 이동한다.

  32. 32.그림과 같이 이미터 저항을 갖는 증폭회로에서이미터 저항 RE의 가장 중요한 역할은?

    1. ①출력을 증가시킨다.
    2. ②노이즈를 증가시킨다.
    3. ③주파수 대역폭을 감소시킨다.
    4. ④안정도를 개선시킨다.

  33. 33.전력증폭기에 대한 설명으로 옳은 것은?

    1. ①A급의 경우가 전력효율이 가장 좋다.
    2. ②C급의 효율은 50% 이하로 AB급보다 낮다.
    3. ③B급은 동작정이 포화영역 부근에 존재한다.
    4. ④C급은 반송파 증폭용이나 주파수 체배용으로 사용된다.

  34. 34.연산증폭기에 계단파 입력전압이 인가되었을 때 시간에 따라 출력전압의 변화율은?

    1. ①전류 드리프트
    2. ②슬루 레이트
    3. ③통상신호제거비
    4. ④출력 오프셋 전압

  35. 35.다음 설명 중 옳지 않은 것은?

    1. ①전력 효율은 전원 전력 소비량을 적게 하면서 신호 출력을 크게 할 수 있느냐 하는 지수를 말한다.
    2. ②A급 전력 증폭기의 컬렉터 손실은 무신호 시에 가장 작다.
    3. ③B급 전력 증폭기는 출력이 최대가능 출력의 약 40%일 때 컬렉터 손실이 가장 크다.
    4. ④C급 전력 증폭기는 신호 출력의 첨두치에서 가장 큰 손실이 발생한다.

  36. 36.a0=0.9, fα=10[kHz]인 트랜지스터가 f=20[kHz]에서 동작할 때 전류 증폭도의 크기는 약 얼마인가?

    1. ①0.34
    2. ②0.4
    3. ③0.46
    4. ④0.43

  37. 37.효율은 좋으나 출력파형이 심하게 일그러지므로 고주파 동조 증폭기에 한정적으로 응용되는 전력 증폭기는?

    1. ①A급 전력증폭기
    2. ②B급 전력증폭기
    3. ③C급 전력증폭기
    4. ④AB급전력증폭기

  38. 38.다음 원소 중 도너로 사용되지 않는 것은?

    1. ①In(인듐)
    2. ②P(인)
    3. ③As(비소)
    4. ④Sb(안티몬)

  39. 39.다음 그림과 같은 OPAMP 회로에서 출력 전압 VO는? (단, V1=1V, V2=+2V, V3=+3V, R1=500kΩ, R2=1MΩ, R3=1MΩ, Rf=1MΩ이다.) (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①+3V
    2. ②+7V
    3. ③-3V
    4. ④-7V

  40. 40.다음 회로에서 R1=200[kΩ], R2=20[kΩ]일 때 부궤환율(β)은?

    1. ①약 0.012
    2. ②약 0.023
    3. ③약 0.091
    4. ④약 0.91

  41. 41.패리티 비트의 데이터 송신 중의 사용 용도는?

    1. ①오류보정
    2. ②오류검출
    3. ③짝수검출
    4. ④홀수검출

  42. 42.다음 회로에 해당하는 것은?

    1. ①반가산기
    2. ②디코더
    3. ③반감산기
    4. ④비교기

  43. 43.직렬 2진 가산기는 전가산기 1개만으로 가능하며, 회로적으로 병렬 2진 가산기보다 간단하나 연산속도가 느리다. 직렬 2진 가산기를 구성할 때 꼭 필요한 회로는? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①지연 회로
    2. ②해독 회로
    3. ③제어 회로
    4. ④보수 회로

  44. 44.변수의 수(數)가 3이라면 카르노맵(K-map)에서 몇 개의 칸이 요구되는가?

    1. ①2
    2. ②4
    3. ③6
    4. ④8

  45. 45.2진수 10101.11를 BCD코드로 변환하면?

    1. ①11001.0001001
    2. ②11001.01110101
    3. ③100001.0001001
    4. ④00100001.01110101

  46. 46.32 × 1 멀티플렉서에서 필요한 제어선의 수는 몇 개인가?

    1. ①2
    2. ②5
    3. ③8
    4. ④1

  47. 47.16진수 2A6을 2진수로 변환하면?

    1. ①(001001100110)2
    2. ②(001010010110)2
    3. ③(001010100110)2
    4. ④(001110100110)2

  48. 48.4bit 레지스터에서 출력이 4개일 때, 입력의 bit수는?

    1. ①2
    2. ②4
    3. ③8
    4. ④16

  49. 49.다음과 같은 게이트의 출력을 나타낸 것은?

    1. ①A+B
    2. ②
    3. ③
    4. ④AB

  50. 50.그림과 같은 카르노맵의 가장 간단한 논리식은?

    1. ①A
    2. ②B
    3. ③C
    4. ④D

  51. 51.순서 회로의 설명 중 옳지 않은 것은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①조합회로가 포함된다.
    2. ②기억소자가 필요하다.
    3. ③카운터는 전형적인 순서회로이다.
    4. ④입력 값의 순서에는 영향을 받지 않는다.

  52. 52.타이머 IC로 많이 사용되고있는 NE555의 구성 요소가 아닌 것은?

    1. ①R-S F/F
    2. ②Transistor
    3. ③Comparator
    4. ④Diode

  53. 53.다음 회로의 기능은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①2비트 일치 회로
    2. ②2비트 크기 비교 회로(A＞B)
    3. ③2비트 크기 비교 회로(A＜B)
    4. ④2비트 불일치 회로

  54. 54.다음 불(Boolean) 식을 간단히 한 결과 Y는?

    1. ①Y=A
    2. ②Y=B
    3. ③
    4. ④

  55. 55.다음 플립플롭회로의 출력 Q에 대한 논리식은?

    1. ①
    2. ②
    3. ③
    4. ④

  56. 56.다음 보기 중 NOR 함수를 나타내는 논리식은?

    1. ①F(x,y)=x+y
    2. ②F(x,y)=(x+y)’
    3. ③F(x,y)=x⊕y
    4. ④F(x,y)=x·y

  57. 57.8bit를 사용하여 나타내는 2진수로서 부호와 절대치 방식으로 나타낼 수 있는 수의 범위는?

    1. ①128 ~ -128
    2. ②128 ~ -127
    3. ③127 ~ -128
    4. ④127 ~ -127

  58. 58.JK 플립플롭의 트리거 입력과 상태 전환 조건을 설명한 것 중 옳은 것은?

    1. ①J=O=0, K=0일 때는 0으로 돌아간다.
    2. ②J=1, K=0일 때는 0으로 돌아간다.
    3. ③J=0, K=1일 때는 1로 돌아간다.
    4. ④J=1, K=1일 때는 반전된다.

  59. 59.그림과 같은 게이트 회로의 출력을 나타내는 것은?

    1. ①A+B
    2. ②
    3. ③
    4. ④AB

  60. 60.다음 그림의 표시에서 출력 F는? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①F(A,B,C)=∑(0,1,2,3)
    2. ②F(A,B,C)=∑(0,2,4,6)
    3. ③F(A,B,C)=∑(1,3,5,6)
    4. ④F(A,B,C)=∑(2,4,6,8)

  61. 61.MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①반전 모드(Inversion mode)
    2. ②공핍 모드(Depletion mode)
    3. ③축적 모드(Accumulation mode)
    4. ④바디 바이어스 효과(Body bias effect)

  62. 62.실제로 클럭 신호는 MOS의 저항 및 용량 특성에 따라서 전달 과정에서 지연 효과를 갖게 되어 클럭의 시간차가 생긴다. 이와 같은 현상을 무엇이라고 하는가?

    1. ①글리치(glitch)
    2. ②해저드(hazard)
    3. ③경합(race)
    4. ④스큐(skew)

  63. 63.게이트 수준에서 검증된 설계 데이터인 네트리스트(netlist)를 집적회로로 구현하기 위해 필요한 마스크의 제작 데이터로 변환시키는 과정은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①레이아웃 설계
    2. ②기능 수준 설계
    3. ③알고리즘 설계
    4. ④시뮬레이션

  64. 64.CMOS 인버터(Inverter) DC 특성 곡선에서 최대 전류가 흐르는 NMOS와 PMOS의 동작 영역은?

    1. ①NMOS와 PMOS 모두 선형 영역
    2. ②NMOS와 PMOS 모두 포화 영역
    3. ③NMOS는 포화 영역, PMOS는 선형 영역
    4. ④NMOS는 선형 영역, PMOS는 포화 영역

  65. 65.인버터(Inverter)의 동작점이 아닌 것은?

    1. ①출력이 가질 수 있는 최고 전압
    2. ②출력이 가질 수 있는 최저 전압
    3. ③인버터의 문턱 전압
    4. ④입출력 공동 전압

  66. 66.실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch등을 방지하기 위한 방법은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

    1. ①타이밍 시뮬레이션(tTiming Simulation)
    2. ②구조적 시뮬레이션(Structural Simulation)
    3. ③계층적 시뮬레이션(Hierarchical Simulation)
    4. ④기능성 시뮬레이션(Functionality Simulation)

  67. 67.게이트 전압(VG)이 기판 전압(VB)보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?

    1. ①반전 모드(Inversion Mode)
    2. ②축적 모드(Accumulation Mode)
    3. ③공핍 모드(Depletion Mode)
    4. ④증가 모드(Enhancement Mode)

  68. 68.VLSI 설계에서 강조되는 구조적 설계의 원칙으로 거리가 먼 것은?

    1. ①정규성(Regularity)
    2. ②모듈성(Modularity)
    3. ③국지성(Locality)
    4. ④반복성(Repeatedly)

  69. 69.사진 식각 공정을 이용한 산화막 식각 공정을 올바른 순서로 나열한 것은?

    1. ①㉮→㉯→㉰→㉱→㉲
    2. ②㉮→㉰→㉯→㉱→㉲
    3. ③㉮→㉱→㉯→㉰→㉲
    4. ④㉮→㉱→㉰→㉯→㉲

  70. 70.게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?

    1. ①웨이퍼를 절약할 수 있다.
    2. ②칩 제조 공정의 시간이 절약된다.
    3. ③회로 설계의 유연성이 증가한다.
    4. ④표준 셀 방식보다 칩의 크기가 작다.

  71. 71.MOS 트랜지스터 게이트 출력이 “1” 또는 “0” 레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?

    1. ①n-MOS
    2. ②p-MOS
    3. ③I-MOS
    4. ④CMOS

  72. 72.CMOS 집적회로에 대한 설명 중 옳지 않은 것은?

    1. ①pMOS와 nMOS를 상보적으로 사용하여 회로를 구성한다.
    2. ②정적인 전류를 최소화하여 저전력 특성을 갖는다.
    3. ③BJT 집적회로에 비하여 고밀도 집적에 유리하다.
    4. ④BJT 집적회로에 비하여 고속 동작에 유리하다.

  73. 73.동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려있는 점이 다른 로직은?

    1. ①카미노 로직
    2. ②슈도 로직
    3. ③도미노 로직
    4. ④트랜스 로직

  74. 74.완전주문형 집적회로(Full-castom IC)에 대한 설명으로 옳지 않은 것은?

    1. ①세부적인 레이아웃 패턴을 설계자가 직접 설계하는 방식이다.
    2. ②설계자동화의 비중이 반주문형(semi-custom) 방식보다 작다.
    3. ③작은 면적의 집적회로를 설계하는 것에 유리한 방식이다.
    4. ④표준 셀을 이용하는 방식으로 설계시간 단축에 유리하다.

  75. 75.VLSI 레이아웃 설계 후 레이아웃 도면으로부터 추출한 저항 및 커패시턴스 값을 반영하여 논리 시뮬레이션을 다시 실시하는 과정을 일컫는 것은?

    1. ①back annotation
    2. ②floor planning
    3. ③logic synthesis
    4. ④self-alignment

  76. 76.CMOS 공정에서 p-well보다 n-well 공정을 이용하는 이유로 가장 타당한 것은?

    1. ①mask 제작이 쉽기 때문이다.
    2. ②n-well 형성이 쉽기 때문이다.
    3. ③기생 커패시턴스가 작기 때문이다.
    4. ④기판 바이어스 효과가 크기 때문이다.

  77. 77.반도체 공정에서 기체 상태의 화합물을 분해할 후 화학적 반응에 의해 반도체 기판 위에 박막이나 에피층을 형성하는 공정은?

    1. ①진공증착(Evaporation)
    2. ②스퍼터링(Sputtering)
    3. ③화학기상증착(Chemical Vapor Deposition)
    4. ④분자선증착(Molecular Beam Epitaxy)

  78. 78.MOS 트랜지스터가 갖는 3가지 작동 영역이 아닌 것은?

    1. ①차단 영역(Cutoff Region)
    2. ②선형 영역(Linear Region)
    3. ③빈선형 영역(Nonlinear Region)
    4. ④포화 영역(Saturation Region)

  79. 79.전달게이트(transmission gate)에 대한 설명으로 옳지 않은 것은?

    1. ①실리콘 사용 면적이 감소하여 회로가 단순화 된다.
    2. ②스위치로 사용하기 위하여 NMOS와 PMOS를 병렬로 연결한 것이다.
    3. ③두 개의 MOS 중 하나가 고장이 나도 동작을 한다.
    4. ④ON 상태에서 NMOS와 PMOS가 모두 도통이 되므로 패스트랜스터보다 ON 상태의 저항이 적다.

  80. 80.베이스 폭이 3×10-3[cm]일 때 펀치-슬로 전압 Vpt가 [V]인 PNP 트랜지스터에서 베이스 폭이 6×10-3[cm]으로 증가하면 Vpt는 얼마인가?

    1. ①25[V]
    2. ②26[V]
    3. ③27[V]
    4. ④28[V]